Family list 1 family member for: JP61059912 Derived from 1 application.

TTL CIRCUIT Publication info: **JP61059912** A - 1986-03-27

Data supplied from the **esp@cenet** database - Worldwide

THIS PAGE BLANK (USPTO)

# TTL CIRCUIT

Patent number:

JP61059912

**Publication date:** 

1986-03-27

Inventor:

YASUDA YASUSHI; OBA OSAMU; TAWARA AKINORI;

ENOMOTO HIROSHI; KUMAGAI MASAO

Applicant:

**FUJITSU LTD** 

Classification:

- international:

H03K19/088

- european:

H03K19/003B; H03K19/088


Application number: JP19840180640 19840831

Priority number(s): JP19840180640 19840831

"Report a data error here

#### Abstract of JP61059912

PURPOSE:To attain wired logical operation by providing a transistor (TR) cut ting off an offbuffer (TR) of other TTL circuit when an output of one TTL circuit is at a low level. CONSTITUTION: When an output OUT2 of one TTL circuit is at a low level and an input IN1 of the other TTL circuit is at a low level, a TRQ1 is conductive a base current of a TRQ2' is pulled down to the low level, the TRQ2' is turned off, both TRs Q12 and Q3 are cut off and the base potential of the TRs Q4, Q13 is at a high level. Thus, a switching TRQ13 cutting off the pull-up TRQ4 is turned on, a base and an emitter of the TRQ4 are shortcircuited to bypass the base current. Thus, even if the output OUT1 is at a high level and the OUT2 is at a low level, a large current flowing from a power supply VCC to the output OUT1 is prevented to attain the wired logic operation.



Data supplied from the esp@cenet database - Worldwide

TUIC DAGE BI ANK MICETON

# ⑩ 公 開 特 許 公 報 (A) 昭61 - 59912

@Int.Cl.⁴

識別記号

庁内整理番号

④公開 昭和61年(1986)3月27日

H 03 K 19/088

8326-5 J

審査請求 未請求 発明の数 1 (全9頁)

**3**発明の名称 TTL回路.

②特 頭 昭59-180640

29出 願 昭59(1984)8月31日

川崎市中原区上小田中1015番地 富士通株式会社内 H 康 保 の発 明 者 川崎市中原区上小田中1015番地 富士通株式会社内 ⑫発 明 者 大 緆 収 富士通株式会社内 川崎市中原区上小田中1015番地 原 昭 紀 明者 79発 Ħ 富士通株式会社内 宏 川崎市中原区上小田中1015番地 明 榎 ⑦発 考 川崎市中原区上小田中1015番地 富士通株式会社内 īF 雄 明者 能 谷 仭発 富士通株式会社 川崎市中原区上小田中1015番地 ⑪出 願 人 外3名 20代 理 人 弁理士 青木

EE AN 48

.1. 発明の名称

TTL回路

# 2. 特許請求の範囲

1. インパータトランジスタとアルアップ用トランジスタとを有するトーテムポール形出力回路部、該インパータトランジスタと該プルアップ用トランジスタに互に逆相の駆動信号を供給する位相反転回路部、該インパータトランジスタと略同相で動作する制御回路部、および該側御回路部の出力と出力端子間の電圧に応じて導通し該プルアップ用トランジスタを負備することを特敵とするTTL回路。

- 2. 該スイッチングトランジスタは該プルアップ用トランジスタよりも遅延して導通することを特徴とする特許請求の範囲第1項に配載のTTL回路。
- 3. 該位相反転回路部はマルチエミッタトラン ツスタであってそのコレクタ出力によって該プル

アップトランジスタを駆動し、第1のエミッタ出力によって放インパータトランジスタを駆動し、第2のエミッタ出力によって該制御トランジスタを駆動し、第2のインパータトランジスタのコレクタ出力によって該スイッチングトランジスタを駆動することを特徴とする特許請求の範囲第1項または第2項に記載のTTL回路。

- 4. 敗位相反転回路部は第1のトランジスタかよび第1のダイオードを有し、該第1のダイオードのアノードによって眩プルアップ用トランジスタを駆動し該第1のトランジスタのコレクタ出力によって眩スイッチングトランジスタを駆動することを特徴とする特許請求の範囲第1項または第2項に記載のTTL回路。
- 5. 該位相反転回路部は第1のトランジスタを よび第1のダイオード、第1をよび、第2の容量 を有し、該第1のトランジスタのコレクタ出力に よって該プルアップ用トランジスタを駆励し、該 第1のダイオードのアノードによって該スイッチ ングトランジスタを駆動することを特徴とする特

許請求の範囲第1項または第2項に記載のTTL回路。

6. 較位相反転回路部は略同相で動作する第1 および第2のトランジスタを有し、該第1のトランジスタのコレクタ出力によって該プルアップトランジスタを駆動し、該第2のトランジスタは制御トランジスタをしても動作しエミッタ出力によって該インパータトランジスタを駆励するとともにコレクタ出力により該スイッチングトランジスタを駆励することを特徴とする特許請求の範囲第1項または第2項に配敬のTTL回路。

#### 3. 発明の詳細な説明

( 産 漿上の利用分野 )

本発明は、TTL回路に関し、特にオフバッファ 回路を有するいわゆるトーテムポール型出力回路 を備えかつワイヤード論理動作を可能としたTTL 回路に関する。

#### (従来の技術)

第6図は、従来形のTTL回路の1例を示す。同図の回路は、入力トランジスタQi、位相反転回

ところで、第6図に示す TTL回路において、ワ イャード論理動作を行なりためその出力OUT」を 他の同様の TTL回路の出力 OUT 』と接続した場合を 考える。との場合、2つの出力OUTiおよびOUT。 が共に高レベルまたは低レベルの場合は問題はな いが、一方の出力例えば OUT」が高レベルであって、 他方の出力 OUT:が低レベルの場合、すなわちトラ ンジスタQ。がオン状態でありかつ他の TTL回路 のインペータトランジスタQz' がオンである場合 には、電源 Vccから抵抗 B4 、トランジスタQ4、 メイオードD』、各出力端子 OUT』,OUT』、およ びトランジスタ Q1'の経路で大低流が流れるため ワイヤード論理動作を行なわせることが不可能と なる。すなわち、この場合に流れる電流はいわゆ る IOS、すなわち TTL回路において出力が高レベ ルの状態で出力端子を短絡した場合の電流、に相 当する大電流となり、各出力トランジスタの破壊 を生じ、あるいは出力端子の電圧が不安定な状態 となる等の不都合があった。

第7凶は、従来形のTTL回路の他の例を示す。

路用トランジスタQ2、インパータトランジスタ Q。、プルアップ用トランジスタすなわちオフパ ッファトランジスタQ4、ダイオードD1、およ び抵抗R1、R2、R8、R4 を備えている。

第6図の回路において、入力端子 IN が低レベ ルの場合は、トランジスタQ」がオンとなってト ランジスタQ。のペース電圧を低レベルに引き下 げる。これにより、トランジスタQz がカットオ フし、エミッタ電圧が低レペルかつコレクタ電圧 が髙レペルとなる。したがって、トランジスタQs `がカットオフ、トランジスタQ。 がオンとなって 出力端子OUTiが高レベルとなる。また、逆に入力 端子 INiが高レベルの場合はトランジスタQi が カットオフしトランジスタQ。のペース電流が盤 頌 Vccから抵抗 Ri、トランシスタQi のペースコ レクタ間回路を介して供給され該トランジスタQ: がオンとなる。これにより、トランジスタQ」が オン、トランジスタQ」がオフとなって出力OUT」 の電位が低レベルとなる。このようにして、第6 図の回路はインパータとして動作する。

同図の回路は、いわゆる低消費電力型の TTL 回路 であって、トラングスタQ; ,Q。…,Qio、ダ イオードD; および抵抗R; ,R。,…,Rii等 によって構成される。

第7図の回路において、入力端子 IN1の電位が 低レベルの場合はダイオードDェを介してトラン リスタQ, のペース電位が低レベルに引き下げら れ放トランジスタQ、がオフとなる。したがって、 トランジスタQii, Qio が共にオフ、トランジス メQ。およびQ。が共にオンとなって出力端子 OUT」が高レベルとなる。これに対して入力端子 IN:が高レベルの場合はトランジスタQ。がオン となってトランリスタQ,のペース電位を高レベ ルに引き上げる。したがって、眩トランジスタQァ がオンとなりトランジスタQioがオン、かつトラ ンジスタQ。 およびQ。 が共にオフとなって出力 端子OUT」が低レベルとなる。なお、ダイオード D:は入力端子INの電位が高レベルから低レベ ルに変化した場合にトランジスタQァのペース電 荷を急速に放饵させるものであり、トランジスタ

Q。 は入力端子 INiの低位が低レベルから高レベルに変化した場合にオンとなってトランジスタ Qi のベース低位を急速に高レベルに引き上げる動作を行なりものである。また、トランジスタ Qii は、入力端子 INiの低位が高レベルから低レベルに変化する時にインパータトランジスタ Qio のベース 電荷を急速に放電するためのものである。

第7図に示すTTL回路においても、その出力端子OUT:と接続してワイヤード論理動作を行なり場合には前述と同様の不都合が生ずる。すなわち、例えば、トランソスタQ。およびQ。が共にオン状態でありかつ他のTTL回路のインパータトランソスタQ。パカンである場合には観察Vccから抵抗R。、トランソスタQ。、Q。、各出力端子OUT:、OUT:、およびトランソスタQio'を介して大電流が流れる。

以上のように、従来形のオフバッファ回路を有 するTTL回路においてはワイヤード論理動作を行 なわせることが不可能であった。

尚、上記制御回路部を函勤する駆動信号は、位 相反転回路部及び出力回路部から供給される。

(作用)

上述のような構成を用いることにより、出力端子が互いに接続された複数のTTL回路の1つの出力が低レベルである場合には他のTTL回路のオフパッファトランジスタがカットオフするように動作し、以ってワイヤード論理動作が実現されると共に出力トランジスタに大電流が流れることが防止される。

### ( 実施例 )

以下、図面により本発明の実施例を説明する。 第2図は、本発明の1 契施例に係わる TTL回路 を示すものであって、前述の第6図の従来形の回 路を改良したものである。第2図の回路は、第6 図の回路における位相反転用トランリスタQ:を マルチェミッタトランリスタQ:'と と と 後 と さ ら にトランリスタQ: 、Q:、 な よ ひ ダイオード D: 抵抗 R: 、R: 、R: を 追加したものである。マ ルチェミッタトランリスタQ:'の一つのエミッタ (発明が解決しようとする問題点)

本発明は、前述の従来形における問題点に競み、オフバッフェ回路を有するTTL回路において、所定の条件下で餃オフバッフェ回路のトランジスタを設けるという構想に基を、オフバッフェ回路の特徴である高速性を維持しつつワイヤード論理動作を可能とすることを目的とする。

(問題点を解決するための手段)

本発明によれば、第1図にその構成を示すようにインパータトランツスタとプルアップ用トランツスタとアルアップ用トランツスタと該プルアップ用トランツスタと該プルアップ用トランツスタに互に逆相の駆動信号を供給する位相に動作する制御回路部、かよび放制御回路部の出力と出力増予間の電圧に応じて導通し該プルアップトランツスタを具備することを特徴とするTTL回路が提供される。

は抵抗Rsを介して接地されると共にインパータトランジスタQsのペースに接続されている。マルチエミッタトランジスタQs'の他のエミッタは抵抗Rizを介して接地されると共にトランジスタQisのペースに接続されている。トランジスタQisのエミッタは抵抗Rixを介して接地され、コレクタはトランジスタQisのペースかよびがRixを介して電弧Vccに接続されている。ダイオードDsのナードは出力端子OUTiに接続されている。トランジスタQisのコレクタかよびエミッタはそれぞれオフパッファ用トランジスタQiのコレクタに接続されている。オフパッファ用トランジスタQiのコレクタに接続されている。オフパッファ用トランジスタQiのコレクタに接続されている。オフパッファ用トランジスタQiのコレクタに接続されている。カランジスタQiのコレクタに接続されている。

第2図の tTL回路においては、入力端子 IN1の 電位が低レベルにある場合は、トランジスタ Q1 がオンしてマルチェミッタトランジスタ Q1'のペ ース電位は低レベルとなり、トランジスタ Q1'が

minimize symmetry is to be a section in

カットオフまた、トランジスタQ。 およびトランジスタQ12 のペース促位も低レベルとなって、トランジスタQ。、Q12 は共にカットオフしている。トランジスタQ2′,Q11が共にカットオフしているので、トランジスタQ4′,Q13 も共にカットオフ状々となっている。

次に入力端子 IN1の低位が低レベルから高レベルに変化するとトランシスタQIがカットオQIのでは近れに、およびトランシスタQIのペースコレクタ間回路を介してマルチエミッタれてまかれたものではががれる。 とれいり ないから ない かっとなって はない かっとない かっと ない かっと といい シンスタQI2 も カットオフ する。 したがって かかっと QI2 も カットオフ する。 したがって かかっと QI2 も カットオフ する。 したがって かか スタQI2 も カットオフ する。 したがって かか 子 OUT」の電位は低レベルとなる。

れている場合には、双方のTTL回路の出力が共に 高レベルあるいは共に低レベルであれば共通の出 力端子OUTの電位がそれぞれ高レベルあるいは低 レベルとなることは明らかである。

次に、入力端子 IN1 の電位が低レベルであって 他の TTL回路のインパータトランジスタ Q1'がオ ンすなわち出力端子 OUT』が低レベルの場合の動 作を考察する。この場合には前述のようにマルチ エミッタトランジスタQ:'がオフとなっておりト ランジスタQizおよびQa が共にカットオフ、か つトランジスタQ a およびトランジスタQ13 のべ ース電位が高レベルとなっている。このため、プ ルアップ用トランジスタQ。をカットオフするス ィッチングトランシスタ Qis がオンとなりトラン ジスタ Q 。 のペースエミッタ間を短絡しペース電 流をパイパスずる。とれにより、出力端子 OUT: の低位が低レベルに保たれると共に低原Vccから出 力端子OUT」に大電流が流れることが防止される。 とのようにして、第2図の TTL 回路はワイヤード論 理助作すなわちワイヤードアンド動作を行なりと これに対して、人力端子 IN1が高レベルから低
レベルに変化する場合はトランシスタQ1がオン
となりトランシスタQ2'のベース電位が低レベル
に引き下げられて眩トランシスタQ2'がカットオ
フする。これにより、マルチエミッタトランシスタ
タ2'の各エミッタの電位が低レベルとなり、トランシスタQ2'のがオンとなるからトランシスタQ1'ので、トランシスタQ1'ので、トランシスタQ1'ので、トランシスタQ1'ので、トランシスタQ1'のがオンとなり、トランシスタQ1'のがオンとなり、トランシスタQ1'のがオンとなり、トランシスタQ1'のがオンとなり、トランシスタQ1'のがオンとなり、トランシスタQ1'のがオンとなり、トランシスタQ1'のがオンとなり、トランシスタQ4 をカットオフする。

なお、トランツスタQ:が完全にカットオフ状態になれば、トランツスタQ: もカットオフ状態となる。

ところで、第2図の TTL 回路の出力端子 OUT! が他の TTL 回路の出力端子 OUT! の出力と接続さ

とが可能となる。

第3図は、本発明の他の実施例に係わる TTL回路を示すものであって削述の第6図の従来形の回路を改良したものである。

第3図の回路は第6図の回路における位相反転用トランジスタQ。のコレクタ側にレベルシフトダイオードD, を追加し、さらにトランジスタQ13 および抵抗 R13 を追加したものである。

レベルシフトダイオードDrのカソードは位相 反転用トランジスタQisのペースに接続されると サングトランジスタQisのペースに接続されると 共に抵抗Risを介して、電源 Vccに接続されてい る。レベルシフトダイオードDrのアノードはプ ルアップトランジスタQisのコレクタに接続される と共に抵抗Risを介して電源 Vccに接続されてい る。スイッチングトランジスタQisのエミッタは プルアップトランジスタQiのエミッタは プルアップトランジスタQiのエミッタが イオードDiのアノードに接続されている。

第3図のTTL回路においては入力端子 INI の電

位が低レベルである場合にはダイオード D。がオンとなりトランジスタQ:のベース電位が低レベルであり数トランジスタQ:がカットオフしている。これによりトランジスタQ:のエミッタ電位トオフしている。またこのときトランジスタQ:のコレクタ電位およびダイオード D;のアノード電位は高レベルとなっているがトランジスタQ:がカットオフのため、出力端子 OUT:は高レベルとなっているのでトランジスタQ:は共にカットオフ状態となっている。

次に入力端子 IN1の電位が低レベルから高レベルに変化した場合は、ダイオード D。がオフとなり電源 Vccから抵抗 R1を介してトランジスタQ2のベースに電流が流れる。これにより放トランジスタQ1がオンとなり、トランジスタQ1のベース電位も高レベルとなってトランジスタQ1のコレクタ電位が低レベルとなり、同時にダイオード Dでフノード電位も低レベルとなってトランジスタ

**にカットオフとなる。** 

次に第5図のTTL回路の出力端子OUT:を他の TTL回路の出力端子 OUT 』と接続してワイヤード 論理動作を行なわせる場合につき説明する。両出 力端子 OUT」。OUT2 の配位が同じ場合には共通の 出力端子 OUTの電位もこれら各出力端子の電位と 同じになる。入力端子INIが低レベルすなわち、 出力端子OUT」が高レベルでありかつ出力端子 OUT、が低レベルである場合には前述のようにプ ルアップ用トランジスタQ。 および スイッチング トランジスタQizの各ペース電位は高レベルとな っている。したがって出力端子 OUT』の低レペル により、ダイオードD」がオンとなり、トランジ スタQ。 およびトランツスタQu の各エミッタ低 位が低レベルとなる。とのとき、トランジスタQ↓、 およびトランジスタ Qis が共にオンしようとする が、トランジスタQロのオンがトランジスタQL のペースエミッタ間を短絡するので該トランジス タQ, はカットオフして、トランジスタQ12 がオ ンとなる。とのようにして、出力媼子OUTの低位

Q t およびトランソスタQisは共化カットオフナる。したがって出力端子OUTi の限位は低レベル とカス。

これに対して入力増子 IN1が高レベルから低レベルに変化した場合には、ダイオード D。がオンとなりトランツスタQ。のベース低位が低レベルに引き下げられて数トランツスタQ。のエミがカッミのによりトランツスタQ。のエミがカランンスタQ。のエンツスタQ。のよっとをから、ロードではない。またトランツにダイオーとなり、ロードではないとなり、ロードではないとなり、ロードではないとなるのではないとなるのではないとなるのではないとなるのではないとなるのではないとなるのではない。トランツスタQ。がオンとなり、リスタQ。がオンとなり、シスタQ。がオンとなり、シスタQ。がオンとなり、シスタQ。がオンとなり、シスタQ。がオンとなり、シスタQ。がオンとなり、シスタQ。がオンとなる。トランツスタQ。のコレクタ電位となる。出力増子OUT」の電位は急峻に高レベルとなる。

トランジスタQ。が完全にカットオフとなれば トランジスタQ。、およびトランジスタQ;3 は共

が低レベルに維持され、かつ電源 V<sub>cc</sub>から出力端 子 OUT: にトランソスタQ: のオンによる大電流 が流れるととを防止できる。

郷4図は本発明の他の央施例に係わるTTL回路 を示すものであって前述の第6図の従来形の回路 を改良したものである。

第4図の回路は第6図の回路における位相反転用トランジスタQ:のコレクタ側にダイオード D. を追加しさらにトランジスタQ:かよび抵抗 R.1. 、容量C: . C: を追加したものである。

メイオードD。のカソードは位相反転用トラン リスタQ。のコレクタおよびプルファプ用トラン リスタQ。のペース、さらにスイッチングトラン リスタQioのコレクタに接続されると共に抵抗 R。を介して電解 Vcc に接続されている。ダイオードD。のアノードはスイッチングトランリスタ Qioのペースに接続されると共に抵抗 Rioを介し て電解 Vcc に接続されている。スイッチングトランリスタ ンリスタQioのエミッタはプルアップ用トランリスタQioのエミッタおよびダイオードDiのアノ ードに接続されている。容量 C: は位相反転用トランジスタのコレクタに接続された浮遊容量及び 意図的に挿入する容量である。また容量 C: はスイッチングトランジスタ Q:s のペースに接続された浮遊容量及び意図的に挿入する容量である。

第4図のTTL回路においては入力端子 IN1の電位が低レベルである場合にはダイオード D。がオンとなりトランシスタQ。のベース電位が低レベルであり、該トランシスタQ。がカットオフしている。これによりトランシスタQ。のエミッタ電位ないによりトランシスタQ。はカットオフしている。またこのときトランシスタQ。のコレクタ電位およびダイオード D。のアノード電位は高レベルとなっているがトランシスタQ。かよびトランシスタQ11は共にカットオフ状態となっている。

次に入力端子 IN: の電位が低レベルから高レベルに変化した場合はダイオード D。 がオフとなり、電源から抵抗 R: を介してトランジスタ Q: のベースに電流が流れるこれにより設トランジスタQ:

タ電位よりも遅く高レベルとなるように時定数を 選んでおくことにより、トランジスタQ<sub>4</sub>がオン となり、トランジスタQ<sub>13</sub>はカットオフしている。 トランジスタQ<sub>4</sub>がオンとなることでトランジス タQ<sub>3</sub>のコレクタ電位すなわち出力端子OUT<sub>1</sub>の 電位は急峻に高レベルとなる。

トランジスタQ。が完全にカットオフとなれば トランジスタQ。、およびトランジスタQ11 は共 にカットオフとなる。

次に第4図のTTL回路の出力端子OUT」を他のTTL回路の出力端子OUT」と接続して、ワイヤード論理動作を行なわせる場合につき説明する。

両出力端子OUT: OUT: の電位が共に同じ場合には共通の出力端子OUTの電位も、これら各出力端子の電位と同じになる。入力端子IN: が低レベルすなわち出力端子OUT: が高レベルでありかつ出力端子OUT: が低レベルである場合には、前述のようにプルアップ用トランジスタQ: およびスイッチングトランジスタQ: の各ペース電位は高レベルとなっている。したがって出力端子OUT:

がオンとなり、トランシスタQ。のペース電位も高レベルとなって眩トランシスタQ。もオンとなる。またこのときトランシスタQ。のコレクタ低位が低レベルとなり、同時にダイオードD。のアノード電位も低レベルとなってトランシスタQ↓ およびトランシスタQ」は共にカットオフする。 したがって出力端子OUT」の電位は低レベルとなる。

これに対して入力端子 INiが高レベルから低レベルに変化した場合にはダイオードDe がオンとなりトランジスタQ! のペースが低レベルに引き下げられて、該トランジスタQ! がカットオフする。これによりトランジスタQ! のエミッタ電位が低レベルとなり、ドランジスタQ! がカットオーフする。

またトランソスタQ』のコレクタ電位はR2, C1の時定数により高レベルとなり、同時にダイオードD。のアノード電位はR13, C2の時定数によって高レベルになる。このときダイオードD。のアノード電位はトランソスタQ2のコレク

の低レベルによりダイオードDIがオンとなり、トランジスタQisの各エミッタ電位が低レベルとなる。このときトランジスタQisが共にオンしようとするがトランジスタQisのオンがトランジスタQisのオンがトランジスタQioのオンがトランジスタQioのオンがトランジスタQiiがオンとなる。このようにして出力端子OUTの電位が低レベルに維持され、かつ電源Vccから出力端子OUTiにトランジスタQiのオンによる大電流の流れることを防止できる。

第 5 図は、本発明の他の実施例に係わる TTL回路を示す。同図のTTL回路は第 7 図の従来形のTTL回路を改良したものであり、第 7 図の回路にさらにトランジスタ Q:3、 ダイオード D 4 , D 5 を追加したものである。第 5 図の回路においては、オフパッファ回路のトランジスタ Q。のペースはダイオード D 4 を介してトランジスタ Q。のコレクタによって駆動される。また、トランジスタ Q1 のコレクタは新たに設けたトランジスタ Q1 のコレクタは新たに設けたトランジスタ Q1 のコレクタは新たに設けたトランジスタ Q1 のコレクタは新たに設けたトランジスタ Q1 のコレクタは新たに設けたトランジスタ Q1

のペースに接続され、舷トランツスタQis のコレクタはトランツスタQ。のペースに接続され、エミッタはダイオードD。を介して出力端子OUT; に接続されている。

第5図のTTL回路において、入力端子 IN1の電位が、低レベルにある場合には、トランリスタ Q。およびQyが共にオフとなり、トランリスタ Qioもオフとなっている。またトランリスタQio がカットオフしているので、トランリスタQo, Qo,Qioは共にカットオフ状態となっている。

ところで第5図のTTL回路の出力端子OUT:を他のTTL回路の出力端子OUT:と接続して、ワイヤード論理動作を行なわせる場合、双方のTTL回路の出力が共に高レベル、あるいは共に低レベルであれば、共通の出力端子OUTの電位がそれぞれ高レベル、あるいは低レベルとなることは明らかである。

次に入力端子 IN: の電位が低レベルであり、他のTTL回路のインパータトランジスタ Qio'がオンナなわち出力端子 OUT: が低レベルの場合について考察する。

この場合、前述のようにオフパッファ回路のトランジスタQ。のペース電位は高レベルである。したがって、オフパッファ回路の各トランジスタQ。,Q。が共にオン状態に移行せんとするがこの時トランジスタQ。のペース電位も高レベルにあるため、該トランジスタQ。がオンとなりトランジスタQ。かよびQ。はカットオフされることになる。これにより出力端子OUTの電位が低

出力蝎子OUT、の電位は低レベルとなる。

これに対して、入力増子 IN1が高レベルから低レベルに変化する場合は、トランジスタQ。がオンとなり、トランジスタQ。のペース電位が低レベルに引き下げられて、放トランジスタQ。がカットオフし、かつまた、トランジスタQ。もカットオフする。これにより放トランジスタQ。のエミッタ電位が低レベルとなり、トランジスタQ10をカットオフさせる。またこの時、トランジスタQ。のコレクタ電位は高レベルとなるので、トランジスタQ。のコレクタ電位は高レベルとなり出力増子OUT1の電位を高レベルに引き上げる。

次にトランジスタQ,のコレクタ電位が前記トランジスタQ。のコレクタ電位の立ち上がりよりも若干避れて高レベルとなり、トランジスタQ。,Q,をカットオフする。

尚、トランジスタQ10 が完全にカットオフ状態となれば、トランジスタQ19 もカットオフ状態となる。

レベルに維持されかつ電源  $V_{cc}$  から出力端子  $OUT_i$  に大電流が流れるととが防止される。

#### (発明の効果)

以上のように、本発明によれば、複数のTTL回路の出力を互に接続して動作させた場合、1つのTTL回路の出力が低レベルであれば例を他のTTL回路の出力が高レベルになるべき状態にあっても酸TTL回路のオフバッファ用トランジスタがカットオフされる。したがって、オフバッファ回路を有するにも係わらずワイヤード論理動作が可能となり、かつ出力トランジスタに大電流が通れることが防止されば頼性の高い論理回路を実現することが可能になる。

## 4. 図面の簡単な説明

第1図は本発明の基本構成を示す概念図、第2図から第5図はそれぞれ本発明の実施例に係わるTTL回路を示す電気回路図、そして第6図および第7図はそれぞれ従来形のTTL回路を示す世気回路図である。

Q1 , Q2 ... , Q13 , Q2' , Q3' , Q10' : } >

ンジスタ、 D<sub>1</sub> , D<sub>2</sub> , … , D<sub>4</sub> : ダイオード、 R<sub>1</sub> , R<sub>2</sub> , … , R<sub>14</sub> : 抵抗、 C<sub>1</sub> , C<sub>2</sub> …容量。

第1図

# 特許出願人


髙 士 沁 株 式 会 社 特許出願代理人


 弁理士
 育
 木
 朗


 弁理士
 西
 舘
 和
 之


 弁理士
 内
 田
 幸
 男


 弁理士
 山
 口
 昭
 之














THIS PAGE BLANK (USPTO)